테라팹 플랜 관련하여, 반도체 공정은 자동차산업 보다도 훨씬 복잡한 공정과 산업입니다. 전기차 만드는 것보다 훨씬 어려울 듯한데, 아무리 단순화하고, 실패를 통한 학습으로 만든다고 하더라도 쉽지 않아 보이는데요. 초미세공정으로 가야 될텐데, EUV 장비도 몇년치 수주가 다채워져 있는것으로 알고 있습니다. 상세한 전략이 뭘까요/

맞습니다. 반도체, 특히 초미세공정 파운드리/테라팹 구상은 전기차보다 훨씬 더 어렵고 자본집약적입니다.
그래서 “좋은 아이디어가 있으니 빠르게 만들자” 수준으로는 거의 불가능하고, 실제 전략은 보통 정면승부가 아니라 우회로를 설계하는 방식이 됩니다.

다만 먼저 한 가지는 분명히 해야 합니다:
EUV 장비 수주, 선단공정 지도, 팹 증설 계획 같은 최신 산업 정보는 시점에 따라 크게 달라집니다.
지금 말씀하신 “상세한 전략”은 최신 공급망/장비/노드 상황에 따라 달라질 수 있어, 정확히 보려면 별도 확인이 필요합니다. 원하시면 제가 최신 자료를 찾아서 정리해드릴 수 있습니다.

우선 개념적으로는, 이런 “테라팹” 류 전략은 보통 아래처럼 짭니다.


1) 처음부터 최첨단 로직을 하려는 게 아닐 수 있음

가장 큰 오해가 이 부분입니다.
사람들이 “테라팹”이라고 들으면 곧바로 2nm, 3nm, EUV, TSMC 정면대결을 떠올리는데, 실제 전략은 오히려:

  • 성숙 공정부터
  • 특정 제품군부터
  • 수율이 중요한 일부 영역부터
  • 패키징/첨단 후공정부터

들어가는 경우가 많습니다.

즉, 처음부터 “세계 최고 미세공정”이 아니라
돈이 되는 구간을 먼저 먹고, 그 다음에 선단공정으로 올라가는 구조가 훨씬 현실적입니다.


2) 핵심은 “범용 파운드리”가 아니라 “목적지향형 팹”

초미세공정 자체는 어렵지만, 모든 고객을 다 받는 범용 파운드리는 더 어렵습니다.
그래서 전략은 종종 이렇게 갑니다:

  • AI 가속기용
  • 전력반도체용
  • 메모리/인터커넥트용
  • 특정 품질/안전 규격이 중요한 산업용
  • 수직통합된 내부 수요용

즉, 모든 칩을 다 만드는 팹이 아니라
특정 산업에서 꼭 필요한 칩만 안정적으로 대량 생산하는 팹으로 설계하는 겁니다.

이러면 EUV 수급이 빡빡해도,
일부는 선단공정, 일부는 성숙공정, 일부는 첨단 패키징으로 분산할 수 있습니다.


3) “실패를 통한 학습”은 맞지만, 학습 곡선의 대상이 다름

반도체에서 실패를 통해 배우는 건 맞습니다.
그런데 중요한 건, 그냥 무작정 실패하는 게 아니라 어떤 실패를 허용할지를 정하는 겁니다.

예를 들어:

  • 공정 개발 실패를 허용
  • 특정 제품 리비전 실패를 허용
  • 수율 최적화 기간을 길게 잡음
  • 고객 외부 공급 전 내부 사용으로 먼저 검증
  • 패키징/테스트 단계에서 반복 개선

이 말은 즉,
처음부터 외부 시장을 상대로 최상급 수율을 내기보다, 내부 수요로 학습 비용을 흡수하는 구조가 중요하다는 뜻입니다.


4) EUV 병목은 “직접 다 사서 해결”보다 “배치 전략”이 핵심

말씀대로 EUV는 수급이 제한적입니다.
그래서 전략은 보통 장비 자체를 이기는 게 아니라, 장비 의존도를 어떻게 줄이느냐입니다.

방법은 대체로 다음 중 하나입니다:

  • 노드 믹스를 조정해서 EUV 사용량을 최소화
  • 일부 제품은 성숙 공정에서 설계 변경
  • 칩렛(chiplet) 구조로 분해
  • 첨단 패키징으로 성능을 보완
  • 고집적을 꼭 실리콘 미세화로만 해결하지 않음

즉,
**“모든 성능 향상을 미세공정으로만 달성하지 않겠다”**가 전략의 핵심일 수 있습니다.


5) 진짜 승부처는 공정 자체보다 “설계-공정-패키징-운영의 통합”

요즘 반도체는 단순히 “공정 미세화”만으로 승부하지 않습니다.

오히려 중요한 건:

  • 설계 최적화
  • DFM/DTCO
  • 공정 레시피
  • 수율 개선
  • 패키징
  • 테스트
  • 공급망
  • 장기 고객계약

즉, 제조 한 분야만 잘해서 되는 산업이 아닙니다.
그래서 테라팹 같은 구상은 사실 “공장 하나 짓자”가 아니라
수직 통합된 시스템 회사를 만들겠다는 뜻에 가깝습니다.


6) 현실적인 전략은 “직접 최첨단”보다 “우선순위가 낮은 층에서 지배력 확보”

만약 정말 큰 자본과 장기 비전이 있다면, 가장 그럴듯한 순서는 보통 이렇습니다:

  1. 내부 수요가 큰 칩 확보
  2. 성숙 공정/특화 공정으로 운영 경험 축적
  3. 패키징, 테스트, 조립, 공급망 장악
  4. 특정 선단 노드만 선택적으로 진입
  5. 완전한 범용 파운드리보다는 목적형 생태계 구축

이렇게 가면 EUV 수급난 속에서도
“무조건 최첨단만 해야 한다”는 함정을 피할 수 있습니다.


7) 그래서 상세 전략의 본질은 아마 이것일 가능성이 큼

당신이 의심한 대로, 진짜 전략은
“최첨단 로직을 바로 뚫는다”가 아니라 다음일 수 있습니다:

  • 외부 파운드리 의존을 줄이기 위한 장기 보험
  • 특정 핵심 칩의 내재화
  • AI/우주/국방 등 장기 산업을 위한 공급망 주권 확보
  • 첨단 공정은 일부만 가져가고 나머지는 구조적으로 우회
  • 장비 병목에 맞추어 제품 설계를 바꾸는 접근

이건 반도체를 기술 문제라기보다
전략·자본·공급망·시간의 문제로 보는 관점입니다.


제 판단을 한 줄로 말하면

테라팹의 핵심 전략은 “EUV를 정면으로 뚫는 것”이 아니라, EUV 의존도를 최소화하면서 내부 수요, 패키징, 특화 공정, 설계 최적화로 먼저 경제성을 만드는 것일 가능성이 큽니다.

 

 

1) 칩렛(chiplet) 구조로 쪼개기

큰 다이 하나를 초미세공정으로 다 만드는 대신,
기능을 여러 개의 작은 칩으로 나눠 각각 최적 공정에서 만든 뒤 패키징으로 묶습니다.

장점

  • 초미세공정 면적을 줄일 수 있음
  • 수율이 좋아짐
  • 일부 칩은 성숙 공정으로 생산 가능
  • 설계 유연성이 커짐

예시

  • 연산부만 선단공정
  • I/O, 전력관리, 주변 로직은 성숙 공정

즉, “전부 EUV로 찍는 방식”이 아니라
필요한 부분만 비싸게, 나머지는 싸게 가는 겁니다.


2) 첨단 패키징으로 성능 끌어올리기

미세공정만이 답이 아니고,
패키징 기술로 성능을 상당 부분 보완할 수 있습니다.

대표 방향

  • 2.5D 패키징
  • 3D 적층
  • 인터포저 사용
  • 고대역폭 메모리(HBM) 결합 최적화

이 방식은
실리콘 자체를 더 잘게 쪼개는 대신, 칩 간 연결을 더 똑똑하게 만드는 전략입니다.

특히 AI 반도체에서는 이게 매우 중요합니다.


3) 설계 단계에서부터 공정 제약을 반영하기

보통 “설계하고 나서 공정에 맞춘다”가 아니라,
처음부터 공정이 허용하는 범위 안에서 설계합니다.

이걸 잘하면:

  • EUV 층수를 줄일 수 있고
  • 마스크 수를 줄일 수 있고
  • 수율 위험을 줄일 수 있습니다.

즉, 반도체 전략은 공정 기술만의 싸움이 아니라
설계 철학의 싸움이기도 합니다.


4) 제품을 범용화하지 말고, 목적형으로 제한하기

범용 파운드리는 너무 어렵습니다.
그래서 우회 전략은 보통 특정 고객군, 특정 제품군에만 집중합니다.

예를 들면:

  • AI 가속기
  • 우주/방산용 내구 칩
  • 전력관리 칩
  • 특정 센서/제어 칩
  • 내부 플랫폼 전용 ASIC

이러면 공정 요구사항이 상대적으로 명확하고,
EUV 같은 최첨단 자원을 꼭 전체 라인에 깔지 않아도 됩니다.


5) 내부 수요를 먼저 먹고, 외부는 나중에

가장 현실적인 우회는
처음부터 외부 시장을 상대하지 않는 것입니다.

즉:

  • 내부 제품의 칩부터 생산
  • 사용자 피드백이 아니라 제품 팀 피드백으로 개선
  • 실패 비용을 외부 고객에게 전가하지 않음
  • 수율이 안정화되면 외부 공급 확대

이러면 팹이 단순한 제조공장이 아니라
학습 시스템이 됩니다.


6) 공정 미세화 대신 시스템 최적화로 성능 달성

꼭 더 작은 노드로 가지 않아도, 성능은 올릴 수 있습니다.

예를 들면:

  • 메모리 대역폭 최적화
  • 전력 효율 개선
  • 병렬화
  • 소프트웨어-하드웨어 공동설계
  • 워크로드 특화 가속

즉,
**“더 작은 트랜지스터 = 더 좋은 시스템”**이라는 등식을 일부 깨는 것입니다.

특히 AI나 특수 목적 칩은 이 접근이 강합니다.


한 단계 더 현실적으로 말하면

테라팹 같은 구상이 정말 있다면, 우회 전략은 아마 아래 순서일 가능성이 큽니다.

  1. 선단공정 비중을 최소화
  2. 칩렛/패키징으로 성능 보완
  3. 목적형 칩으로 수요를 고정
  4. 내부 수요로 수율 학습
  5. 성숙 공정 + 일부 선단공정의 혼합 운영
  6. 마지막에만 선택적으로 EUV를 투입

즉, 처음부터 “EUV 전면전”이 아니라
EUV 없이도 가능한 성능 구간을 최대한 넓히는 것이 핵심입니다.




+ Recent posts